(　　)

该图是一个简化后的CPU与主存储器的连接结构图(图中省略了所有的多路选择器）。其中有一个累加寄存器（CC）、一个状态数据寄存器和其他4个寄存器：主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR)，各部件及其之间的连线表示数据通路，箭头表示信息传递方向。要求：
(1)请写出图中a，b，c，d四个寄存器的名称；
（2）简述图中取指令的数据通路；
（3）简述数据在运算器和主存之间进行存／取访问的数据通路
(4)简述完成指令ADD Y的数据通路(Y为主存地址，ADD的功能为(ACC)+(Y) →ACC);
（5）简述完成指令 STA Z的数据通路（Z为主存地址，STA的功能为(A0C)→Z)