5464jz_在线真题试卷与模拟练习_5464jz_考试宝

更新时间：试题数量：购买人数：提供作者：

有效期：个月

章节介绍：共有个章节

收藏

我的练习

我的错题
(0道)

我的收藏
(0道)

我的斩题
(0道)

我的笔记
(0道)

专项练习

顺序练习 0 / 0

随机练习 自定义设置练习量

题型乱序 按导入顺序练习

模拟考试 仿真模拟

题型练习 按题型分类练习

易错题 精选高频易错题

学习资料 考试学习相关信息

搜索

题库预览

按照冯·诺依曼的设计思想，计算机的硬件系统包含运算器、控制器、（）、输入设备、输出设备五大部件。

当存储器的低字节地址单元中存放的是数据的最（）字节时，这种数据存放方式称为大端方式。

（）映射方式下，主存中的每一个数据块只能映射到cache的固定的行。

常用的寻址方式有立即寻址、（）寻址、间接寻址、寄存器寻址、寄存器间接寻址、相对寻址、变址寻址、基址寻址、堆栈寻址。

单周期MIPS处理器数据通路一般可以分为5个阶段：取指段、译码取数段、（）段、访存段、写回段。

为什么计算机中采用补码表示带符号的整数？

计算机系统中采用层次化存储体系结构的目的是什么？

某CPU的结构如下图所示，其中AC为累加器，条件状态寄存器保存指令执行过程中的状态。a、b、c、d为4个寄存器。图中箭头表示信息传送的方向，试完成下列各题。
（1）根据CPU的功能和结构标明图中4个寄存器的名称。
（2）简述指令STA addr的数据通路（含取指、执行）。（其中addr为主存地址，指令的功能是将AC寄存器中的内容送入到主存addr单元中。）
（含图）

某计算机的主存容量为4MB，cache容量为1KB，每块包含8个字，每字为32位，映射方式采用4路组相联映射。设cache的初始状态为空，CPU依次从主存第0，1，2，...，259号单元读出260个字（每次读一个字），共重复此操作10次，替换算法采用LRU算法。

（1）cache有多少行，有多少组？

（2）那260个字共占多少个块？

（3）第二次读63号单元时，是否命中？

（3）cache共有多少次没有命中？cache的命中率是多少？（小数点后保留1位有效数字）

（4）若cache的访问速度是主存块的10倍，分析采用cache后存储访问速度是原来多少倍。(小数点后保留2位有效数字）

short si=-32767 unsigned short usi=si usi=()

short si=-8196; unsigned short usi=si; usi=()

更多题库