FPGA设计练习2_在线真题试卷与模拟练习_FPGA设计练习2_考试宝

更新时间：试题数量：购买人数：提供作者：

有效期：个月

章节介绍：共有个章节

收藏

我的练习

我的错题
(0道)

我的收藏
(0道)

我的斩题
(0道)

我的笔记
(0道)

专项练习

顺序练习 0 / 0

随机练习 自定义设置练习量

题型乱序 按导入顺序练习

模拟考试 仿真模拟

题型练习 按题型分类练习

易错题 精选高频易错题

学习资料 考试学习相关信息

搜索

题库预览

不属于顺序语句的是

。

正确给变量 X 赋值的语句是

。

EDA 的中文含义是

。

可编程逻辑器件的英文简称是

。

现场可编程门阵列的英文简称是

。

在 EDA 中，IP 的中文含义是

。

如果 a=1,b=1，则逻辑表达式（a XOR b） OR（ NOT b AND a）的值是

。

执行下列语句后 Q 的值等于

。

……

SIGNAL E: STD_LOGIC_VECTOR (2 TO 5);

SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2);

……

E<=(2=>’1’, 4=>’0’, OTHERS=>’1’);

Q<=(2=>E (2), 4=>E (3), 5=>’1’, 7=>E (5), OTHERS=>E (4));

……

下列那个流程是正确的基于 EDA 软件的 FPGA / CPLD 设计流程：

。

在 VHDL 语言中，下列对进程（PROCESS）语句的语句结构及语法规则的

描述中，正确的是

。

对于信号和变量的说法，哪一个是不正确的：

。

VHDL 语言共支持四种常用库，其中哪种库是用户的 VHDL 设计现行工作库：

。

在 VHDL 的 CASE 语句中，条件句中的“=>”不是操作符号，它只相当与 ()作用。

下列关于信号的说法不正确的是

。

下列关于变量的说法正确的是

。

在 VHDL 中，语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为

次。

在 VHDL 中，PROCESS 结构内部是由

语句组成的。

在 VHDL 中，PROCESS 本身是

语句。

在 VHDL 中，含 WAIT 语句的进程 PROCESS 的括弧中

再加敏感信

号，否则则是非法的。

综合是 EDA 设计流程的关键步骤，综合就是把抽象设计层次中的一种表示

转化成另一种表示的过程；在下面对综合的描述中，

是错误的。